عملية 2 نانومتر

(تم التحويل من 2 nm process)
عمليات
تصنيع
أشباه الموصلات
4-fach-NAND-C10.JPG
مستويات موسفت
(عقد العمليات)
المستقبل

في تصنيع أشباه الموصلات، العملية 2 نانومتر (2 nm process)، هي تصغير قالب موسفت (ترانزستور الأثر الحقلي للأكاسيد المعدنية لأشباه الموصلات) التالي بعد عقدة العملية نانومتر.

مصطلح "2 نانومتر"، أو "20 أنگستروم" (وهو مصطلح تستخدمه إنتل)، لا علاقة له بأي سمة فيزيائية فعلية (مثل طول البوابة، أو درجة الفلز، أو درجة البوابة) للترانزستورات. ووفقاً للتوقعات الواردة في تحديث عام 2021 لخريطة طريق التكنولوجيا الدولية لأشباه الموصلات الصادر عن معهد مهندسي الكهرباء والإلكترونيات (IEEE)، من المتوقع أن يكون "لنطاق العقدة 2.1 نانومتر" درجة بوابة تلامسية تبلغ 45 نانومتر، وأضيق درجة pitch فلز تبلغ 20 نانومتر.[1]

العملية درجة البوابة درجة الفلز السنة
7 ن.م. 60 ن.م. 40 ن.م. 2018
5 ن.م. 51 ن.م. 30 ن.م. 2020
3 ن.م. 48 ن.م. 24 ن.م. 2022
2 ن.م. 45 ن.م. 20 ن.م. 2025
1 ن.م. 42 ن.م. 16 ن.م. 2027

على هذا النحو، تُستخدم 2 نانومتر في المقام الأول كمصطلح تسويقي من قبل صناعة أشباه الموصلات للإشارة إلى جيل جديد ومحسن من الرقائق من حيث زيادة كثافة الترانزستور (درجة أعلى من التصغير)، وزيادة السرعة، وتقليل استهلاك الطاقة مقارنة بجيل عقدة الـ 3 نانومتر السابق.[2][3]

بدأت شركة تايوان لصناعة أشباه الموصلات الإنتاج المحفوف بالمخاطر للعملية 2 نانومتر في يوليو 2024، ومن المقرر أن يبدأ الإنتاج الضخم في النصف الثاني من عام 2025،[4][5] وتُخطط سامسونگ لبدء الإنتاج عام 2025.[6] توقعت إنتل في البداية أن تبدأ الإنتاج عام 2024 لكنها ألغت عقدة 2 نانومتر لصالح عقدة 18 أنگستروم (18A) الأصغر.[7]

خلفية

بحلول عام 2018، أُقترح عدد من بنيات الترانزستور لاستبدال FinFET في النهاية، وكان معظمها يعتمد على مفهوم FET متعدد البوابات (GAAFET):[8] أسلاك نانوية أفقية ورأسية، ترانزستورات نانوية أفقية[9][10] (Samsung MBCFET, Intel Nanoribbon)، FET (VFET) رأسية وترانزستورات رأسية أخرى،[11][12] ترانزستورات FET التكميلية (CFET)، ترانزستورات FET المتراصة، عدة أنواع من الترانزستورات ذات البوابة الأفقية الشاملة مثل الترانزستورات ذات الحلقة النانوية، والترانزستورات ذات السلك السداسي، والترانزستورات ذات السلك المربع، والترانزستورات ذات البوابة الشاملة ذات السلك المستدير[13] وFET ذات السعة السالبة (NC-FET) والتي تستخدم مواد مختلفة تماماً.[14]

في أواخر 2018، توقع مارك ليو، رئيس شركة تايوان لأشباه الموصلات، أن يستمر توسيع نطاق الرقاقة إلى عقدة 3 نانومتر و2 نانومتر؛[15] ومع ذلك، اعتباراً من عام 2019، لم يكن لدى المتخصصين الآخرين في أشباه الموصلات قرار بشأن ما إذا كانت العقد التي تتجاوز 3 نانومتر يمكن أن تصبح قابلة للتطبيق.[16][needs update]

بدأت شركة تايوان لأشباه الموصلات أبحاثها في عملية 2 نانومتر عام 2019[17]—متوقعة الانتقال من FinFET إلى GAAFET.[18][needs update] في يوليو 2021، حصلت شركة تايوان لأشباه الموصلات على موافقة حكومية لبناء مصنعها بتقنية 2 نانومتر. وفي أغسطس 2020، بدأت ببناء مختبر بحث وتطوير لتقنية 2 نانومتر في شين‌تشو، وكان من المتوقع أن يبدأ العمل جزئياً بحلول عام 2021.[19][needs update] في سبتمبر 2020، أكدت شركة تايوان لأشباه الموصلات هذا الأمر وذكرت أنها قد تقوم أيضاً بتثبيت الإنتاج في تاي‌تشونگ اعتماداً على الطلب.[20][needs update] وبحسب صحيفة تايوان إكونوميك دايلي (2020)، كانت التوقعات تشير إلى إنتاج مخاطر عالية العائد في أواخر عام 2023.[21][22][needs update] وبحسب صحيفة نيكيْ، توقعت الشركة في ذلك الوقت أن تكون جاهزة لتثبيت معدات الإنتاج للعملية 2 نانومتر بحلول عام 2023.[23][needs update]

حددت خريطة طريق إنتل لعام 2019 عقداً متكافئة محتملة بدقة 3 نانومتر و2 نانومتر في عامي 2025 و2027 على التوالي، وفي ديسمبر 2019 أعلنت إنتل عن خطط لإنتاج 1.4 نانومتر في عام 2029.[24][needs update]

في نهاية عام 2020، وقعت سبعة عشر من بلدان الاتحاد الأوروپي إعلاناً مشتركاً لتطوير صناعة أشباه الموصلات بالكامل، بما في ذلك تطوير عقد عملية صغيرة تصل إلى 2 نانومتر، بالإضافة إلى تصميم وتصنيع معالجات مخصصة، وتخصيص ما يصل إلى 145 بليون يورو.[25][26][needs update]

في مايو 2021، أعلنت آي بي إم أنها أنتجت شرائح تحتوي على ترانزستورات GAAFET من فئة 2 نانومتر باستخدام ثلاث طبقات نانوية من السيليكون بطول بوابة 12 نانومتر.[27][28][notes 1]

في يوليو 2021، كشفت إنتل عن خريطة طريقها لعقدة المعالجة بدءاً من عام 2021. وأكدت الشركة عقدة المعالجة 2 نانومتر الخاصة بها، والتي تُسمى "إنتل 20A".[29]}} حيث يشير حرف "A" إلى أنگستروم، وهي وحدة تعادل 0.1 نانومتر.[29] وفي الوقت نفسه، قدموا مخططاً جديداً لتسمية عقد العمليات والذي يربط أسماء منتجاتهم مع تسميات مماثلة من منافسيهم الرئيسيين.[30] كان من المتوقع في ذلك الوقت أن تكون عقدة 20A الخاصة بشركة إنتل هي الأولى التي تنتقل من FinFET إلى ترانزستورات البوابة الشاملة (GAAFET)؛ وقد سُمي إصدار إنتل باسم 'RibbonFET'.[30] حددت خريطة الطريق لعام 2021 عقدة إنتل 20A للإنتاج بكميات كبيرة عام 2024 وعقدة إنتل 18A في 2025.[29][30][needs update]

في أكتوبر 2021، في منتدى سامسونگ فاوندري 2021، أعلنت سامسونگ أنها ستبدأ عام 2025 الإنتاج الضخم باستخدام العملية MBCFET (قناة FET متعددة الجسور، إصدار سامسونگ من GAAFET) 2 نانومتر.[31][needs update]

في أبريل 2022، أعلنت شركة تايوان لأشباه الموصلات أن تقنية العملية GAAFET N2 الخاصة بها ستدخل مرحلة الإنتاج المحفوف بالمخاطر في نهاية عام 2024 ومرحلة الإنتاج في 2025.[4] في يوليو 2022، أعلنت شركة تايوان لأشباه الموصلات أن تقنية معالجة N2 الخاصة بها من المتوقع أن تتميز بتوصيل الطاقة من الخلف ومن المتوقع أن تقدم أداءً أعلى بنسبة 10-15% عند طاقة متساوية أو طاقة أقل بنسبة 20-30% عند أداء متساوٍ وكثافة ترانزستور أعلى بنسبة 20% مقارنة بتقنية N3E.[32][needs update]

في يوليو 2022، قدمت سامسونگ عدداً من الإفصاحات فيما يتعلق بتقنية المعالجة التي أعلنت عنها الشركة سابقًا والتي تسمى "2GAP" (إنتاج 2 نانومتر متعدد البوابات): ظلت العملية في السابق على المسار الصحيح لإطلاقها في الإنتاج الضخم عام 2025؛ كان من المتوقع أن يزيد عدد الصفائح النانوية من 3 في "3GAP" إلى 4؛ عملت الشركة على العديد من التحسينات في عملية التعدين، وهي "المعدن أحادي الحبيبات" للفتحات منخفضة المقاومة والربط المعدني المحفور المباشر المخطط له لـ 2GAP وما بعده.[33][needs update]

في أغسطس 2022، موّل اتحاد شركات يابانية مشروعاً جديداً بدعم حكومي يُسمى راپيدوس لتصنيع رقائق 2 نانومتر. في ديسمبر 2022 وقّع راپيدوس اتفاقيات مع آي إم إي سي[34] وآي بي إم[35] عام 2025، أعلن راپيدوس عن الإنتاج التجريبي لشرائح 2 نانومتر في منشأتها الأولى، IIM-1.[36]

في أبريل 2023، خلال ندوتها التقنية، طرحت شركة تايوان لأشباه الموصلات عمليتين جديدتين لمنصتها بتقنية 2 نانومتر: "N2P" التي تتميز بتوصيل الطاقة من الخلف، والمقرر إطلاقها عام 2026، و"N2X" للتطبيقات عالية الأداء. كما كُشف أن نواة ARM Cortex-A715 المصنعة على العملية N2 باستخدام مكتبة قياسية عالية الأداء كانت أسرع بنسبة 16.4% عند نفس مستوى الطاقة، ووفرت 37.2% من الطاقة عند نفس السرعة، أو أسرع بنسبة 10% تقريباً ووفرت حوالي 20% من الطاقة في نفس الوقت عند نفس الجهد (0.8 ڤولت) مقارنةً بالنواة المصنعة على N3E باستخدام مكتبة 3-2 fin.[37]

في سبتمبر 2024، أعلنت إنتل أنها لن تمضي قدماً في عقدة العملية 20A، بل ستركز بدلاً من ذلك على تطوير 18A. توقعت إنتل أن تجنب زيادة إنتاج 20A يمكن أن يوفر أكثر من نصف بليون دولار. وأشارت إنتل إلى أنها نجحت في تطبيق بنية RibbonFET متعددة البوابات (GAA) وPowerVia توصيل الطاقة من الجانب الخلفي في العملية 20A، مما سرّع تطوير 18A. ستستخدم عائلة معالجات إنتل آرو ليك، المصممة لاستخدام إنتل 20A، قوالب من "شركاء خارجيين" ومُغلّفة من قِبل إنتل.[7][38]

عقد العملية 2 نانومتر

سامسونگ[39][40][41][42] شركة تايوان لأشباه الموصلات إنتل
اسم العملية SF2 SF2P SF2X SF2Z N2 N2P N2X A16 20A 18A
نوع الترانزستور MBCFET GAAFET RibbonFET
كثافة الترانزستور (MTr/mm2) 231[42] غير معروف غير معروف غير معروف 313[42] غير معروف غير معروف غير معروف 238[42]
SRAM bit-cell size (μm2) غير معروف غير معروف غير معروف غير معروف 0.0175[43] غير معروف غير معروف غير معروف غير معروف 0.021[44]
درجة بوابة الترانزستور (ن.م.) غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف 50[45]
درجة الربط (ن.م.) غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف غير معروف 32[45]
حالة الإصدار 2025 volume production[42] 2026 volume production 2026 volume production 2027 volume production 2024 H2 risk production[46]

2025 H2 volume production[47]

2026 H2 volume production[47] 2027 volume production [47] 2026 H2 production[47] 2024 H1 risk production[48]
2024 volume production [29]
Canceled 2024[38]		 2025 H1 risk production[49]
2025 H2 volume production[49]

ما بعد 2 نانومتر

في يوليو 2021، أعلنت إنتل أنها تخطط لإنتاج العملية 18A بحلول عام 2025.[29] وأضافت خريطة الطريق الخاصة بها لشهر فبراير 2022 أن العملية 18A كان من المتوقع أن تقدم تحسناً بنسبة 10% في الأداء لكل واط مقارنةً بالعملية 20A من إنتل. وأشار إعلان غرفة أخبار إنتل لشهر أغسطس 2024 أيضاً إلى أن العملية 18A يجب أن تكون جاهزة للتصنيع بحلول النصف الأول من عام 2025.[50]

في ديسمبر 2021، عُرض تصميم ترانزستور منطقي CMOS بتقنية النقل الرأسي FET (VTFET) باستخدام رقاقة نانوية رأسية بدرجة بوابة أقل من 45 نانومتر.[51]

في مايو 2022، قدمت آي إم إي سي خريطة طريق لتكنولوجيا العمليات، والتي تمدد الإيقاع الحالي نصف السنوي لتقديم العقد وقاعدة تسمية العقد الجذر التربيعي لاثنين حتى عام 2036. وتنتهي خارطة الطريق بعقدة العملية "A2" (المقصود منها تمثيل عقدة 2 أنگستروم)، والتي سُميت قياساً على مخطط تسمية شركة تايوان لآشباه الموصلات الذي سيتم تقديمه بحلول ذلك الوقت.[52]

وبعيداً عن الانكماش المتوقع في هياكل الترانزستورات والوصلات المترابطة، كانت الابتكارات التي توقعها آي إم إي سي على النحو التالي:[needs update]

  • هندسة الترانزستور (FET، CFET، CFET مع قناة ذرية (مادة ثنائية الأبعاد))؛
  • نشر أدوات NA (0.55) EUV، مع اكتمال أول أداة بقيمة 400 مليون دولار أمريكي في ASML عام 2023، وشُحنت أول أداة إنتاج إلى إنتل وتم تركيبها عام 2024؛[53]
  • مزيد من التخفيض في ارتفاع الخلية القياسي (في النهاية إلى "أقل من 4" مسارات)؛
  • توزيع الطاقة على الجانب الخلفي، وقضبان الطاقة المدفونة؛
  • مواد جديدة (الروثنيوم للتعدين (الروابط المتداخلة)، الگرافين، طبقة أحادية من WS2 للقناة الذرية)؛
  • تقنيات التصنيع الجديدة (التعدين الطرحي، النقش الفلزي المباشر؛
  • فجوات هوائية لتقليل السماحية النسبية للعازل بين الفلزات بشكل أكبر، وبالتالي تقليل سعة التوصيل البيني؛
  • ابتكارات تصميم الدوائر المتكاملة (شرائح 2.5D، والربط ثلاثي الأبعاد)، وأدوات EDA الأكثر تقدماً.

في سبتمبر 2022، قدمت شركة سامسونگ أهدافها التجارية المستقبلية، والتي تضمنت في ذلك الوقت هدفاً لإنتاج كميات كبيرة من 1.4 نانومتر بحلول عام 2027.[54]

اعتباراً من عام 2023، قامت كل من إنتل، وتايوان لأشباه الموصلات، وسامسونگ باختبار ترانزستورات CFET. تتكون هذه الترانزستورات من ترانزستورين نانويين أفقيين متراصّين، أحدهما من النوع p (ترانزستور pFET) والآخر من النوع n (ترانزستور nFET).[55]

في 1 أكتوبر 2025، أفادت كوميرشيال تايمز أن إنتل بدأت بالفعل في إنتاج العقدة 18A، ووردت شحنات محدودة للعملاء الأمريكيين، ومن المتوقع أن يبدأ إنتاج وحدات المعالجة المركزية الخاصة بها في نهاية 2025. ستعرض إنتل أول عقدة 18A داخلية لها، پانثر ليك، في 9 أكتوبر خلال جولتها التقنية في أريزونا. وتشير صحيفة إيكونوميك دايلي نيوز إلى أنه من المتوقع شحن شريحة پانثر ليك إي آي پي سي بحلول نهاية العام، حيث سيدعم طرح 18A الأجيال الثلاثة التالية من وحدات المعالجة المركزية من إنتل. وببدء الإنتاج الضخم لعقدة 18A، أصبحت إنتل أول مصنع من بين منافسيها في مجال صناعة السبائك يقدم تقنية توصيل الطاقة الخلفية إلى السوق، بينما أصبحت مصانعها في أريزونا أول مصنع في الولايات المتحدة يصل إلى مرحلة الإنتاج الضخم بتقنية 2 نانومتر.[56]

يأتي توسع إنتل في أريزونا - مصنعا أشباه الموصلات 52 و62 - من استثمار بقيمة 32 بليون دولار أُطلق عام 2021. ومن المتوقع أن يصل إنتاج مصنع أشباه الموصلات 52 وحده إلى ما بين 1.000 و5.000 رقاقة شهرياً بحلول نهاية العام، ثم يرتفع إلى 15.000 رقاقة في عام 2026، ليصل في نهاية المطاف إلى 30.000 رقاقة. ونقلت صحيفة كوميرشال تايمز عن مصادر في القطاع الصناعي قولها إنه إلى جانب سياسات التعريفات الجمركية الأمريكية على الرقائق، أصبحت مصانع إنتل في أريزونا خياراً رئيسياً لمصنعي الرقائق. وبينما لا تزال عقدة 18A أقل كثافة من حيث الترانزستورات، فإن توصيله للطاقة من الخلف يُخفف ازدحام المسارات ويُعزز أداء التردد، مما يجذب اهتمام عمالقة التكنولوجيا العالميين.

أشارت شركة إنتل إلى أن العقدة 18A، وهي أكبر ابتكار للشركة في مجال الترانزستورات منذ طرح تقنية FinFET في التصنيع بكميات كبيرة عام 2011، تجمع بين تقنيات PowerVia الجديدة للطاقة الخلفية وبوابة RibbonFET الشاملة (GAA) لتعزيز الأداء لكل واط وكثافة المعالج بشكل كبير. وبالمقارنة مع الجيل السابق، أفادت التقارير أن العقدة 18A توفر تحسناً بنسبة 15% في الأداء لكل واط وزيادة بنسبة 30% في كثافة الشريحة. كما ستستخدم وحدة المعالجة المركزية لخادم إنتل، Clearwater Forest، تقنية 18A، ومن المتوقع أن تصل في النصف الأول من عام 2026، والذي يصادف أيضًا إطلاق تقنية التغليف المتقدمة Foveros Direct 3D من الجيل التالي للشركة. وفي مجال التغليف المتقدم، تراهن إنتل على تقنيتين رئيسيتين: Foveros (التكديس ثلاثي الأبعاد) وEMIB (جسر التوصيل متعدد القوالب المدمج). يستخدم EMIB جسور سيليكون مدمجة عند حواف القالب بدلاً من جسر فاصل كامل، مما يوفر مرونة أكبر في التغليف وتكلفة أقل مقارنة بحلول CoWoS ذات المساحات الكبيرة.

الهوامش

  1. ^ 12 nm gate length is the dimension defined by the IRDS 2020 to be associated with the "1.5 nm" process node:[1]

المصادر

  1. ^ أ ب INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS: More Moore, IEEE, 2021, p. 7, https://irds.ieee.org/editions/2021/more-moore, retrieved on 7 August 2022 
  2. ^ "TSMC's 7nm, 5nm, and 3nm "are just numbers… it doesn't matter what the number is"". 10 September 2019. Archived from the original on 17 June 2020. Retrieved 20 April 2020.
  3. ^ Moore, Samuel K. (21 July 2020). "A Better Way to Measure Progress in Semiconductors: It's time to throw out the old Moore's Law metric". IEEE Spectrum. IEEE. Archived from the original on 2 December 2020. Retrieved 20 April 2021.
  4. ^ أ ب Shilov, Anton. "TSMC: Performance and Yields of 2nm on Track, Mass Production To Start In 2025". www.anandtech.com. Archived from the original on 30 May 2024. Retrieved 10 September 2024.
  5. ^ Salman, Ali (9 July 2024). "Apple Supplier TSMC Will Begin Trial Production Of 2nm Chips Next Week, Aiming To Secure A Stable Yield Before Mass Production". Wccftech (in الإنجليزية الأمريكية). Retrieved 10 September 2024.
  6. ^ Shilov, Anton. "Samsung Foundry Unveils Updated Roadmap: BSPDN and 2nm Evolution Through 2027". www.anandtech.com. Archived from the original on 13 June 2024. Retrieved 10 September 2024.
  7. ^ أ ب Alcorn, Paul (4 September 2024). "Intel announces cancellation of 20A process node for Arrow Lake, goes with external nodes instead, likely TSMC [Updated]". Tom's Hardware (in الإنجليزية). Retrieved 10 September 2024.
  8. ^ "The Increasingly Uneven Race to 3nm/2nm". 24 May 2021.
  9. ^ "What's Different About Next-Gen Transistors". 20 October 2022.
  10. ^ "Intel's Stacked Nanosheet Transistors Could be the Next Step in Moore's Law".
  11. ^ "Nanowire Transistors Could Keep Moore's Law Alive".
  12. ^ "Nanowires give vertical transistors a boost". 2 August 2012.
  13. ^ "What's After FinFETs?". 24 July 2017.
  14. ^ "Transistor Options Beyond 3nm". 15 February 2018.
  15. ^ Patterson, Alan (12 September 2018), TSMC: Chip Scaling Could Accelerate, https://www.eetimes.com/tsmc-chip-scaling-could-accelerate/, retrieved on 23 September 2020 
  16. ^ Merritt, Rick (4 March 2019), SPIE Conference Predicts Bumpy Chip Roadmap, https://www.eetasia.com/news/article/SPIE-Conference-Predicts-Bumpy-Chip-Roadmap, retrieved on 23 September 2020 
  17. ^ Zafar, Ramish (12 June 2019), TSMC To Commence 2nm Research In Hsinchu, Taiwan Claims Report, https://wccftech.com/tsmc-2nm-research-taiwan/, retrieved on 23 September 2020 
  18. ^ Highlights of the day: TSMC reportedly adopts GAA transistors for 2nm chips, 21 September 2020, https://www.digitimes.com/news/a20200921VL201.html, retrieved on 23 September 2020 
  19. ^ Wang, Lisa (26 August 2020), TSMC developing 2nm tech at new R&D center, https://taipeitimes.com/News/front/archives/2020/08/26/2003742295, retrieved on 23 September 2020 
  20. ^ Chien-Chung, Chang; Huang, Frances (23 September 2020), TSMC to build 2nm wafer plant in Hsinchu, https://focustaiwan.tw/sci-tech/202009230017, retrieved on 23 September 2020 
  21. ^ Udin, Efe (23 September 2020), TSMC 2NM PROCESS MAKES A SIGNIFICANT BREAKTHROUGH, https://www.gizchina.com/2020/09/23/tsmc-2nm-process-makes-a-significant-breakthrough/, retrieved on 24 September 2021 
  22. ^ (in Chinese)台积电2nm工艺重大突破！2023年风险试产良率或达90%, 22 September 2020, https://news.mydrivers.com/1/714/714927.htm, retrieved on 24 September 2021 
  23. ^ "Taiwan gives TSMC green light for most advanced chip plant". Nikkei Asia (in الإنجليزية البريطانية). Archived from the original on 4 November 2021. Retrieved 24 August 2021.
  24. ^ Cutress, Ian, Intel's Manufacturing Roadmap from 2019 to 2029: Back Porting, 7nm, 5nm, 3nm, 2nm, and 1.4 nm, https://www.anandtech.com/show/15217/intels-manufacturing-roadmap-from-2019-to-2029, retrieved on 23 September 2020 
  25. ^ Dahad, Nitin (9 December 2020), EU Signs €145bn Declaration to Develop Next Gen Processors and 2nm Technology, https://www.eetimes.eu/eu-signs-e145bn-declaration-to-develop-next-gen-processors-and-2nm-technology/, retrieved on 9 January 2021 
  26. ^ Joint declaration on processors and semiconductor technologies, EU, 7 December 2020, https://ec.europa.eu/digital-single-market/en/news/joint-declaration-processors-and-semiconductor-technologies, retrieved on 9 January 2021 
  27. ^ Nellis, Stephen (6 May 2021) (in en), IBM unveils 2-nanometer chip technology for faster computing, https://www.reuters.com/article/us-ibm-semiconductors-idUSKBN2CN12S, retrieved on 6 May 2021 
  28. ^ Johnson, Dexter (6 May 2021), IBM Introduces the World's First 2-nm Node Chip, https://spectrum.ieee.org/ibm-introduces-the-worlds-first-2nm-node-chip, retrieved on 7 May 2021 
  29. ^ أ ب ت ث ج Cutress, Ian (26 July 2021). "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". www.anandtech.com. Archived from the original on 3 November 2021. Retrieved 27 July 2021.
  30. ^ أ ب ت Santo, Brian (27 July 2021), Intel Charts Manufacturing Course to 2025, https://www.eetimes.com/intel-charts-manufacturing-course-to-2025/, retrieved on 11 August 2021 
  31. ^ "Samsung Foundry Innovations Power the Future of Big Data, AI/ML and Smart, Connected Devices". Samsung (Press release). 7 October 2021. Archived from the original on 8 April 2022. Retrieved 9 May 2022.
  32. ^ "TSMC Q2 2022 Earnings Call" (PDF). TSMC. 14 July 2022. Archived (PDF) from the original on 15 July 2022. Retrieved 22 July 2022.
  33. ^ "Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements". WikiChip Fuse. 5 July 2022.
  34. ^ Manners, David (16 December 2022). "Imec and Rapidus sign up for 2nm". Electronics Weekly (in الإنجليزية).
  35. ^ Humphries, Matthew (13 December 2022). "Japan to Manufacture 2nm Chips With a Little Help From IBM". PCMAG (in الإنجليزية).
  36. ^ Robinson, Cliff (19 July 2025). "Rapidus Starts 2nm Gate All Around Prototype Production at IIM-1". ServeTheHome.
  37. ^ "TSMC Outlines 2nm Plans: N2P Brings Backside Power Delivery in 2026, N2X Added To The Roadmap". AnandTech. 26 April 2023. Archived from the original on 16 August 2023.
  38. ^ أ ب Sell, Ben (4 September 2024). "Continued Momentum for Intel 18A". Intel (Press release) (in الإنجليزية). Retrieved 11 September 2024.
  39. ^ "Samsung Foundry: 2nm Silicon in 2025". AnandTech. 6 October 2021. Archived from the original on 7 October 2021.
  40. ^ "Samsung Foundry Update: 2nm Unveil in June, Second-Gen SF3 3nm Hits Production This Year". Archived from the original on 1 May 2024.
  41. ^ "Samsung Foundry Unveils Updated Roadmap: BSPDN and 2nm Evolution Through 2027". Archived from the original on 13 June 2024.
  42. ^ أ ب ت ث ج Jones, Scotten (27 January 2025). "IEDM 2024 – TSMC 2nm Process Disclosure – How Does it Measure Up". TechInsights Platform.
  43. ^ "SRAM scaling isn't dead after all — TSMC's 2nm process tech claims major improvements". Tom's Hardware. 31 October 2024.
  44. ^ "A 0.021μm² High-Density SRAM in Intel-18A-RibbonFET Technology with PowerVia-Backside Power Delivery (19 Feb 2025)" (PDF).
  45. ^ أ ب "25 % schneller oder 36 % sparsamer: Intel vergleicht Intel 18A gegen Intel 3". 18 June 2025.
  46. ^ "TSMC's 2nm N2 process node enters production this year, A16 and N2P arriving next year". 9 July 2024.
  47. ^ أ ب ت ث "TSMC's 2nm N2 process node enters production this year, A16 and N2P arriving next year". 24 April 2025. Archived from the original on 24 July 2025.
  48. ^ "Intel Unveils Meteor Lake Architecture: Intel 4 Heralds the Disaggregated Future of Mobile CPUs". Archived from the original on 27 September 2023.
  49. ^ أ ب "Intel announces 18A process node has entered risk production — crucial milestone comes as company ramps to Panther Lake chips". April 2025.
  50. ^ "Intel 18A powered on and healthy, on track for next-gen client and server chip production next year" (Press release). Intel. 6 August 2024.
  51. ^ (2021) "Vertical-Transport Nanosheet Technology for CMOS Scaling beyond Lateral-Transport Devices" in 2021 IEEE International Electron Devices Meeting (IEDM).: 26.1.1–26.1.4. doi:10.1109/IEDM19574.2021.9720561. 
  52. ^ "Imec Presents Sub-1nm Process and Transistor Roadmap Until 2036". Tom's Hardware. 21 May 2022.
  53. ^ "High NA EUV at Intel" (Press release). Retrieved 27 September 2024.
  54. ^ "Samsung Electronics Unveils Plans for 1.4nm Process Technology and Investment for Production Capacity at Samsung Foundry Forum 2022" (Press release). Samsung. 4 October 2022.
  55. ^ "Intel, Samsung, and TSMC Demo 3D-Stacked Transistors – IEEE Spectrum".
  56. ^ "Intel Reportedly Begins 18A Production in Arizona, Panther Lake Reveal Set for Oct. 9". techpowerup.com. 2025-10-01. Retrieved 2025-10-01.

قراءات إضافية


سبقه
"3 ن.م." (FinFET/GAAFET) 		عملية تصنيع نبائط موسفت تبعه
"1 ن.م." (FinFET/GAAFET)
?
تمّ الاسترجاع من "https://www.marefa.org/w/index.php?title=عملية_2_نانومتر&oldid=4177685"